

Modulbeschreibung Blockwochenmodul:

Modultitel	Digital Design Lab	
anbietender Studiengang	Informations und Elektrotechnik	
Hochschulstandort	Fachhochschule Dortmund	
Sprache	Deutsch	
Modulbeauftragte/r hauptamtlich Lehrende	Prof. DrIng. Michael Karagounis Prof. DrIng. Hendrik Wöhrle	
Kontakt	michael.karagounis@fh-dortmund.de hendrik.woehrle@fh-dortmund.de	

Abkürzung	Workload	Credits*	Semester (WiSe/SoSe)		lante engröße
DDL	120	4	SoSe	Minimum	Maximum
					15
	Kontaktzeit		Selbststudium		
	Präsenzzeit während der Blockwoche	Zusätzliche Kontaktzeit in der Vor- und Nachbereitungsphase z.B. Videokonferenzen	angeleitet in der Vor- und Nachbereitungspha	selbstge	esteuert
	40			80	
Lehrveranstaltungen/ Lehrform Präsenzzeit	Praktikum				
Lehrformen Vorbereitungsphase	Einarbeitung in die Verilog oder VHDL Syntax an Hand von Schulungsunterlagen und Videos				
	Ab dem 04.04.2022 über den Ilias-Kurs				
	https://www.ilias.fh-dortmund.de/ilias/goto_ilias- fhdo_crs_1126638.html				
	Zugang für Studierende der BO: https://moodle.hs-bochum.de : Kursübersicht > ISD > Ruhr Master School > RMS Module FHDO/WH				
	Zugang für Studierende der WH: Moodle <u>Startseite</u> → <u>Kurse</u> → <u>Ruhr Master School RMS</u>				













Lehrformen	Dokumentation der Ergebnisse als kommentierter HDL Code
Nachbereitungsphase	

* Es besteht die Möglichkeit zusätzliche ECTS-Punkte durch Zusatzleistungen zu erwerben.	Ja, im Umfang von maximal ECTS	Nein	
		Х	İ

Lernergebnisse/Lernziele/Kompetenzen

Die Studierenden erarbeiten sich durch die Durchführung acht aufeinander aufbauender Versuche selbständig einen Einblick in moderne Methoden des digitalen Schaltungsentwurfs. Tutorials erklären die Syntax grundlegender Konstrukte der Hardwarebeschreibungssprache VHDL oder Verilog und die Verwendung von industrieller Entwurfssoftware für die Implementierung von Schaltungen auf einem konfigurierbaren FPGA Logikbaustein.

Inhalte

- -Hardwarebeschreibungssprache VHDL oder Verilog
- -Entwurfssoftware Vivado
- -Konfigurierbare Logikbausteine Xilinx

Teilnahmevoraussetzungen	keine
Prüfungsformen	Erarbeitung einer Dokumentation (vgl. Nachbereitungsphase) und Mündliche Prüfung
Voraussetzungen für die Vergabe von Kreditpunkten	Modulprüfung muss bestanden sein.
Verwendung des Moduls (in anderen Studiengängen)	siehe hierzu Homepage der Ruhr Master School
Literatur	Reichhardt, Schwarz, VHDL-Synthese, Oldenbourg
	Kesel, Bartholomäa, Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Oldenbourg
	Bernhard Hoppe, Verilog Modellbildung für Synthese und Verifikation, Oldenbourg
Anmerkungen	









